UHD(1)                           User Commands                          UHD(1)

نام (NAME)
       rfnoc_image_builder - ساخت ایمیج UHD با استفاده از بلوک‌های RFNoC

خلاصه دستور (SYNOPSIS)
       rfnoc_image_builder [-h] (-y YAML_CONFIG | -r GRC_CONFIG) [-C BASE_DIR]
       [-F FPGA_DIR] [-B BUILD_DIR] [-O BUILD_OUTPUT_DIR] [-E BUILD_IP_DIR]
       [-o IMAGE_CORE_OUTPUT] [-I INCLUDE_DIR] [-b GRC_BLOCKS] [-l LOG_LEVEL]
       [-R] [-G] [-W] [-S SECURE_CORE] [-K SECURE_KEY] [-d DEVICE] [-n
       IMAGE_CORE_NAME] [-t TARGET] [-g] [-Y] [--CHECK] [-s] [-P] [-j JOBS]
       [-c] [-p VIVADO_PATH] [-H] [-D] [--color {never,auto,always}]

گزینه‌ها (OPTIONS)
   گزینه‌های اختیاری (optional arguments):
       -h, --help
              نمایش پیام راهنما و خروج

       -y YAML_CONFIG, --yaml-config YAML_CONFIG
              مسیر فایل پیکربندی YAML (فایل هسته ایمیج). مشخص کردن این گزینه
              یا گزینه --grc-config الزامی است.

       -r GRC_CONFIG, --grc-config GRC_CONFIG
              مسیر فایل .grc برای تولید پیکربندی از روی آن

       -C BASE_DIR, --base-dir BASE_DIR
              مسیر دایرکتوری پایه. مقدار پیش‌فرض دایرکتوری جاری است.

       -F FPGA_DIR, --fpga-dir FPGA_DIR
              مسیر دایرکتوری درخت منبع FPGA. مقدار پیش‌فرض درخت منبع FPGA در
              مخزن جاری است.

       -B BUILD_DIR, --build-dir BUILD_DIR
              مسیر دایرکتوری که هسته ایمیج و مصنوعات ساخت در آن تولید خواهند
              شد. مقدار پیش‌فرض "build-<image-core-name>" در دایرکتوری پایه
              است.

       -O BUILD_OUTPUT_DIR, --build-output-dir BUILD_OUTPUT_DIR
              مسیر دایرکتوری برای خروجی‌های نهایی ساخت FPGA. مقدار پیش‌فرض
              "build" در دایرکتوری پایه است.

       -E BUILD_IP_DIR, --build-ip-dir BUILD_IP_DIR
              مسیر دایرکتوری برای مصنوعات ساخت IP. مقدار پیش‌فرض "build-ip" در
              دایرکتوری پایه است.

       -o IMAGE_CORE_OUTPUT, --image-core-output IMAGE_CORE_OUTPUT
              منسوخ شده! این گزینه با --build-dir جایگزین شده است.

       -x ROUTER_HEX_OUTPUT, --router-hex-output ROUTER_HEX_OUTPUT
              منسوخ شده! این گزینه نادیده گرفته خواهد شد.

       -I INCLUDE_DIR, --include-dir INCLUDE_DIR
              مسیر دایرکتوری ماژول Out-of-Tree مربوط به RFNoC

       -b GRC_BLOCKS, --grc-blocks GRC_BLOCKS
              مسیر دایرکتوری توصیفات بلوک GRC (تنها برای --grc-config لازم
              است)

       -l LOG_LEVEL, --log-level LOG_LEVEL
              تنظیم سطح گزارش‌گیری

       -R, --reuse
              استفاده مجدد از فایل‌های موجود (عدم تولید مجدد هسته ایمیج).

       -G, --generate-only
              فقط تولید فایل‌ها بدون ساخت FPGA

       -W, --ignore-warnings
              اجرای فرآیند ساخت حتی در صورت وجود هشدارها در فرآیند ساخت.

       -S SECURE_CORE, --secure-core SECURE_CORE
              ساخت یک هسته ایمیج امن به جای bitfile. این آرگومان نام فایل YAML
              تولیدی را مشخص می‌کند.

       -K SECURE_KEY, --secure-key SECURE_KEY
              مسیر فایل کلید رمزنگاری برای استفاده در هسته امن.

       -d DEVICE, --device DEVICE
              دستگاهی که باید برنامه‌ریزی شود [x300, x310, e310, e320, n300,
              n310, n320, x410, x440]. باید یا در اینجا و یا در فایل پیکربندی
              مشخص شود.

       -n IMAGE_CORE_NAME, --image-core-name IMAGE_CORE_NAME,
       --image_core_name IMAGE_CORE_NAME
              نام مورد استفاده برای هسته ایمیج RFNoC. مقدار پیش‌فرض، نام فایل
              YML هسته ایمیج بدون پسوند آن است.

       -t TARGET, --target TARGET
              هدف ساخت (مانند X310_HG, N320_XG, ...). باید یا در اینجا و یا در
              فایل پیکربندی مشخص شود.

       -g, --GUI
              باز کردن رابط کاربری گرافیکی Vivado در طول فرآیند ساخت FPGA.

       -Y, --SYNTH
              توقف فرآیند ساخت FPGA پس از مرحله سنتز (Synthesis).

       -C, --CHECK
              فقط اجرای مرحله elaboration برای بررسی نحو HDL.

       -s, --save-project
              ذخیره پروژه Vivado روی دیسک.

       -P, --ip-only
              فقط ساخت IPهای مورد نیاز.

       -j JOBS, --jobs JOBS
              تعداد پردازش‌های موازی برای استفاده در make.

       -c, --clean-all
              پاک‌سازی IP پیش از ساخت جدید.

       -p VIVADO_PATH, --vivado-path VIVADO_PATH
              مسیر پایه نصب Xilinx Vivado در صورتی که در مسیر پیش‌فرض نباشد
              (برای نمونه /tools/Xilinx/Vivado).

       -H, --no-hash
              عدم درج هش فایل مبدا YAML در کد منبع تولیدشده.

       -D, --no-date
              عدم درج تاریخ یا زمان در کد منبع تولیدشده.

       --color {never,auto,always}
              فعال‌سازی خروجی رنگی. در صورت تنظیم روی 'auto'، خروجی رنگی تنها
              در محیط‌های TTY (مانند شل‌های تعاملی) نمایش داده می‌شود.

توضیحات (DESCRIPTION)
       این ابزار یک فایل پیکربندی YAML را دریافت کرده و یک بیت‌فایل (bitfile)
       برای FPGA تولید می‌کند که می‌تواند در یک دستگاه UHD با قابلیت RFNoC به
       کار رود. فایل پیکربندی YAML بلوک‌های RFNoC را که باید در ایمیج FPGA
       گنجانده شوند، به همراه اتصالات میان بلوک‌ها و هرگونه پیکربندی اضافی مورد
       نیاز برای بلوک‌ها توصیف می‌کند.

همچنین ببینید (SEE ALSO)
       مستندات UHD: https://uhd.readthedocs.io

       سایر برنامه‌های UHD:

       uhd_cal_tx_dc_offset(1) uhd_cal_rx_iq_balance(1)
       uhd_images_downloader(1) uhd_config_info(1) uhd_find_devices(1)

نویسنده (AUTHOR)
       این صفحه راهنما توسط Maitland Bottoms برای پروژه دبیان نوشته شده است
       (اما می‌تواند توسط دیگران نیز استفاده شود).

حق نشر (COPYRIGHT)
       Copyright (c) 2020 Ettus Research LLC

       این برنامه یک نرم‌افزار آزاد است: شما می‌توانید آن را تحت شرایط «پروانه
       عمومی همگانی گنو» که توسط بنیاد نرم‌افزارهای آزاد منتشر شده است، چه نسخه
       ۳ پروانه و یا (به انتخاب خودتان) هر نسخه بعدی، بازتوزیع کرده یا تغییر
       دهید.

       این برنامه به این امید توزیع می‌شود که مفید واقع شود، اما بدون هرگونه
       ضمانت؛ حتی بدون ضمانت ضمنی قابل فروش بودن یا مناسب بودن برای یک هدف
       خاص. برای جزئیات بیشتر به پروانه عمومی همگانی گنو مراجعه کنید.

UHD 4                            December 2024                          UHD(1)